台湾专利TW201304395A 時脈訊號產生裝置以及使用於時脈訊號產生裝置的方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明係提供一種時脈訊號產生裝置，其包含第一頻率產生電路、第二頻率產生電路與輸出電路，第一頻率產生電路係用以產生具有第一振盪頻率的第一時脈訊號，第二頻率產生電路係用以產生具有第二振盪頻率的第二時脈訊號，以及輸出電路係接收第一時脈訊號與第二時脈訊號，並可依據一振盪頻率控制設定，輸出第一時脈訊號與第二時脈訊號的其中之一訊號作為一輸出時脈訊號，而該振盪頻率控制設定可由時脈訊號產生裝置所包含之一外部連接墊所提供。
公开号:TW201304395A
申请号:TW100126773
申请日:2011-07-28
公开日:2013-01-16
发明作者:Xiao-Fei Chen
申请人:Mediatek Singapore Pte Ltd；
IPC主号:H03K3-00

专利说明:
時脈訊號產生裝置以及使用於時脈訊號產生裝置的方法
本發明係關於一種時脈訊號產生機制，尤指一種硬體控制之時脈訊號產生裝置及其相關的方法。
一般來說，為了能夠產生具有兩不同振盪頻率的時脈訊號，係於一時脈訊號產生電路中設置兩振盪器(例如兩石英晶體振盪器)，然而，若於單一時脈訊號產生電路設置兩振盪器，則該時脈訊號產生電路所產生的兩不同時脈訊號中極易發生訊號交叉影響(Crosstalk)的現象，換言之，設置兩振盪器的時脈訊號產生電路所產生之時脈訊號，其訊號品質將因訊號交叉影響的現象而大幅降低。此外，若時脈訊號產生電路所產生之不同的時脈訊號需要經過電路切換選擇來適當地輸出正確的時脈訊號，則由於電路切換的操作會導致產生不想要的短暫突起之錯誤訊號(Glitch)，所以時脈訊號的訊號品質也會因為短暫突起之錯誤訊號而降低。因此，如何在產生具有兩不同振盪頻率的時脈訊號時同時避免或降低訊號交叉影響的現象以及短暫突起之錯誤訊號，實為目前相當重要的課題。
所以，本發明的目的之一在於提供一種時脈訊號產生裝置及相關方法，以解決上述所提到的問題。
依據本發明之實施例，其係提供一種時脈訊號產生裝置。該時脈訊號產生裝置包含有第一頻率產生電路、第二頻率產生電路及輸出電路。第一頻率產生電路係用以產生具有一第一振盪頻率的第一時脈訊號，第二頻率產生電路係用以產生具有一第二振盪頻率的第二時脈訊號，以及輸出電路係耦接至第一、第二頻率產生電路，用以接收第一時脈訊號與第二時脈訊號，其中輸出電路具有第一輸出端與第二輸出端，輸出電路係依據同一振盪頻率控制設定，輸出第一時脈訊號與第二時脈訊號的其中之一訊號作為透過第一輸出端所輸出的輸出訊號，以及輸出第一時脈訊號與第二時脈訊號中的另一訊號作為透過第二輸出端所輸出的輸出訊號。
依據本發明的實施例，其係揭露一種使用於一時脈訊號產生裝置的方法。該方法包含有：產生具有一第一振盪頻率的第一時脈訊號；產生具有一第二振盪頻率的第二時脈訊號；以及提供具有一第一輸出端與一第二輸出端的輸出電路，並使用輸出電路來接收第一時脈訊號與第二時脈訊號，以及依據同一振盪頻率控制設定，輸出第一時脈訊號與第二時脈訊號的其中之一訊號作為透過第一輸出端所輸出的輸出訊號，並輸出第一時脈訊號與第二時脈訊號中的其中另一訊號作為透過第二輸出端所輸出的輸出訊號。
依據本發明的實施例，其另揭露一種時脈訊號產生裝置。時脈訊號產生裝置包含第一頻率產生電路、第二頻率產生電路、輸出電路及外部連接墊。第一頻率產生電路係用以產生具有一第一振盪頻率之一第一時脈訊號，第二頻率產生電路係用以產生具有一第二振盪頻率之一第二時脈訊號。輸出電路係耦接至第一頻率產生電路及第二頻率產生電路，並用以接收第一時脈訊號與第二時脈訊號。外部連接墊係耦接至輸出電路並用以提供一振盪頻率控制設定至該輸出電路，其中輸出電路係依據振盪頻率控制設定，輸出第一時脈訊號與第二時脈訊號的其中之一訊號作為一輸出時脈訊號。
依據本發明的實施例，其另揭露一種使用於一時脈訊號產生裝置的方法。該方法包含有：產生具有第一振盪頻率的第一時脈訊號；產生具有第二振盪頻率的第二時脈訊號；提供一輸出電路以接收第一時脈訊號與第二時脈訊號；使用一外部連接墊來提供一振盪頻率控制設定至輸出電路；以及依據振盪頻率控制設定，經由輸出電路來輸出第一時脈訊號與第二時脈訊號的其中之一訊號作為一輸出時脈訊號。
請參照第1圖，第1圖是本發明第一實施例之時脈訊號產生裝置100的示意圖。時脈訊號產生裝置100包含有一第一頻率產生電路、一第二頻率產生電路、一輸出電路106、一外部連接墊108及一設定訊號選取電路110，其中輸出電路106包含有一第一輸出端112A、一第二輸出端112B、一第一多工器114A、一第二多工器114B，設定訊號選取電路110則包含有一第三多工器116。第一頻率產生電路係用以產生具有第一振盪頻率的第一時脈訊號CLK1，在本實施例中，第一頻率產生電路可以是提供第一時脈訊號CLK1的一振盪器102，此外，第二頻率產生電路係用以產生具有第二振盪頻率的第二時脈訊號CLK2，而在本實施例中，第二頻率產生電路係為一頻率合成器104並耦接至振盪器102，接收振盪器102所產生的第一時脈訊號CLK1，並依據第一時脈訊號CLK1產生具有第二振盪頻率的第二時脈訊號CLK2，其中第一振盪頻率與第二振盪頻率係分別為不同的頻率，例如，第一振盪頻率是26百萬赫茲(Hz)，第二振盪頻率是27百萬赫茲，頻率合成器104將具有26百萬赫茲的時脈訊號轉成具有27百萬赫茲的時脈訊號，反之，第一振盪頻率亦可以是27百萬赫茲，第二振盪頻率是26百萬赫茲，頻率合成器104將具有27百萬赫茲的時脈訊號轉成具有26百萬赫茲的時脈訊號；換言之，依據電路需求，振盪器102可以是26百萬赫茲或27百萬赫茲的振盪源，而後續的頻率合成器104則可搭配振盪器102所振盪產生的頻率，相應地進行頻率的轉換(升頻或降頻)，以得到不同頻率的時脈訊號CLK2。因此，無論頻率合成器104之輸入訊號是具有26百萬赫茲或27百萬赫茲的頻率，經由振盪器102與頻率合成器104的搭配來輸出不同頻率的時脈訊號，時脈訊號產生裝置100的整體功能可視為具有兩振盪器的一電路元件。
在本實施例中，為了避免因訊號切號所造成的短暫突起之錯誤訊號(Glitch)，輸出電路106係使用兩路訊號傳送路徑來分別傳送不同頻率的時脈訊號，此外，並搭配使用外部連接墊108(硬體設計)所提供的振盪頻率控制設定來使輸出電路106能夠正確地輸出相對應頻率的時脈訊號至相對應的電路中。實作上，外部連接墊108係耦接至輸出電路106與設定訊號選取電路110，並用以提供上述之該振盪頻率控制設定，該振盪頻率控制設定可利用一電壓訊號表示之，該電壓訊號可具有高邏輯準位‘1’或低邏輯準位‘0’，不同邏輯準位表示不同的振盪頻率控制設定，而輸出電路106係參考該電壓訊號的邏輯準位來適當地控制第一多工器114A、第二多工器114B所應選擇的時脈訊號，分別選擇適當的時脈訊號由第一輸出端112A與第二輸出端112B輸出，由於該振盪頻率控制設定之電壓訊號可被預先設定，且第一多工器114A、第二多工器114B於振盪器102與頻率合成器104產生第一、第二時脈訊號時不會進行切換，因此將可有效地避免短暫突起的錯誤訊號。需注意的是，本實施例在時脈訊號產生裝置100出廠之前，使用者可適當地更動上述之振盪頻率控制設定來得到不同的邏輯準位，以使輸出電路106參考不同的邏輯準位在不同條件下，控制第一多工器114A、第二多工器114B所應選擇的時脈訊號，分別選擇適當的時脈訊號由第一輸出端112A與第二輸出端112B輸出；而在時脈訊號產生裝置100出廠或其相關積體電路經過晶片封裝之後，上述之振盪頻率控制設定所相對應的邏輯準位已經設定，此時輸出電路106係依據所設定好之振盪頻率控制設定，輸出第一時脈訊號CLK1與第二時脈訊號CLK2的其中之一訊號作為透過第一輸出端112A所輸出之輸出訊號，以及輸出第一時脈訊號CLK1與第二時脈訊號CLK2中的另一訊號作為透過第二輸出端112B所輸出的輸出訊號；換言之，當振盪頻率控制設定所相對應的邏輯準位已經設定時，輸出電路106可單純被視為具有訊號輸出功能的電路。
於操作上來說，請搭配參照第2A圖與第2B圖，第2A圖與第2B圖分別是當振盪器102產生不同時脈訊號時外部連接墊108上設定不同振盪頻率控制設定以適當控制第一多工器114A與第二多工器114B之操作的運作示意圖。如第2A圖所示，外部連接墊108上所設定之振盪頻率控制設定的電壓訊號具有低邏輯準位‘0’，第一多工器114A與第二多工器114B會參考低邏輯準位‘0’而分別選取其第一端(亦即輸入端SIN1、SIN2)所接收的輸入訊號作為其輸出端SOUT1、SOUT2的輸出訊號，其中第一多工器114A之輸入端SIN1所接收的訊號係為振盪器102所產生的第一時脈訊號CLK1，該第一時脈訊號CLK1在並未經過頻率合成器104的頻率轉換處理下被送至第一多工器114A之輸入端SIN1，第一多工器114A之輸入端SIN1’所接收的訊號則為通過頻率合成器104的時脈訊號，而需注意的是，假設目前第一時脈訊號CLK1所具有的第一振盪頻率為27百萬赫茲，且輸出電路106之第一輸出端112A係設定為輸出具有27百萬赫茲的時脈訊號至後續電路中使用，則由頻率合成器104輸出至第一多工器114A之輸入端SIN1’的時脈訊號此時並不會被降頻，而僅是從頻率合成器104中的旁路(Bypass)電路通過，由於此時第一多工器114A係選擇輸入端SIN1所接收的訊號作為輸出，使後續輸出電路106之第一輸出端112A所輸出的時脈訊號之頻率為27百萬赫茲，所以第一多工器114A之輸入端SIN1’所接收的訊號也並不會影響到輸出電路106之第一輸出端112A所輸出的時脈訊號之頻率。
此外，當外部連接墊108上所設定之振盪頻率控制設定的電壓訊號具有低邏輯準位‘0’時，第二多工器114B之輸入端SIN2所接收的訊號係為經過頻率合成器104對振盪器102之第一時脈訊號降頻產生的第二時脈訊號CLK2，第二時脈訊號CLK2的振盪頻率(亦即第二振盪頻率)係為26百萬赫茲，換言之，頻率合成器104係將振盪器102之第一時脈訊號CLK1的頻率(27百萬赫茲)進行降頻來產生第二時脈訊號CLK2(其頻率為26百萬赫茲)，而第二多工器114B之輸入端SIN2’所接收的訊號則為振盪器102所產生的第一時脈訊號CLK1(其頻率為27百萬赫茲)，因為輸出電路106之第二輸出端112B係設定為輸出具有26百萬赫茲的時脈訊號至後續電路中使用，所以，第二多工器114B在參考外部連接墊108上之低邏輯準位‘0’後係選取輸入端SIN2所接收的訊號作為輸出，使後續輸出電路106之第二輸出端112B所輸出的時脈訊號之頻率為26百萬赫茲，而其輸入端SIN2’所接收的訊號則不會影響到第二輸出端112B所輸出的時脈訊號之頻率。
此外，如第2B圖所示，振盪器102所產生之第一時脈訊號CLK1所具有的第一振盪頻率為26百萬赫茲，外部連接墊108上所設定之振盪頻率控制設定的電壓訊號係具有高邏輯準位‘1’，使第一多工器114A與第二多工器114B在參考高邏輯準位‘1’下分別選取其第二端(亦即輸入端SIN1’、SIN2’)所接收的輸入訊號作為其輸出端SOUT1、SOUT2的輸出訊號，其中第一多工器114A之輸入端SIN1所接收的訊號係為振盪器102所產生的第一時脈訊號CLK1，因為第一時脈訊號CLK1在並未經過頻率合成器104的頻率轉換處理下被送至第一多工器114A之輸入端SIN1，其頻率係為26百萬赫茲，而第一多工器114A之輸入端SIN1’所接收的訊號則為通過頻率合成器104所產生的第二時脈訊號CLK2，需注意的是，當振盪器102所產生之第一時脈訊號CLK1的頻率係為26百萬赫茲時，頻率合成器104將對第一時脈訊號CLK1進行升頻而產生頻率為27百萬赫茲的第二時脈訊號CLK2，由於第一多工器114A係參考高邏輯準位‘1’，因此係選取輸入端SIN1’的時脈訊號作為輸出，所以，輸出電路106的第一輸出端112A係輸出具有頻率為27百萬赫茲的第二時脈訊號CLK2至後續電路中使用，此時第一多工器114A之輸入端SIN1所接收的訊號並不會影響到輸出端112A所輸出的時脈訊號的頻率。
而對第二多工器114B來說，當振盪器102所產生之第一時脈訊號CLK1之頻率係26百萬赫茲且外部連接墊108上所設定之振盪頻率控制設定的電壓訊號具有高邏輯準位‘1’時，第二多工器114B之輸入端SIN2所接收的訊號係為通過頻率合成器104的時脈訊號，而不被頻率合成器104升頻，換言之，當第一時脈訊號CLK1的頻率係為26百萬赫茲時，該第一時脈訊號CLK1係僅從頻率合成器104中的旁路(Bypass)電路通過，頻率合成器104此時不會對第一時脈訊號CLK1進行任何頻率轉換的處理，所以第二多工器114B之輸入端SIN2所接收的訊號之頻率仍為26百萬赫茲，另外，第二多工器114B之輸入端SIN2’係直接接收振盪器102所產生之第一時脈訊號CLK1，其頻率亦為26百萬赫茲，由於第二多工器114B係參考高邏輯準位‘1’，因此係選取輸入端SIN2’的時脈訊號作為輸出，所以，輸出電路106的第二輸出端112B係輸出具有頻率為26百萬赫茲的第一時脈訊號CLK1至後續電路中使用，因此，即便第二多工器114B之輸入端SIN2所接收的訊號之頻率並非是26百萬赫茲，亦不會影響到輸出電路106的第二輸出端112A所輸出之時脈訊號的頻率。
如上所述，無論第2A圖或第2B圖所示之振盪器102所產生的時脈訊號頻率為何，在搭配頻率合成器104與輸出電路106的運作後，由於係分成兩路傳送路徑來分別選取並送出不同的時脈訊號，所以不需要進行對兩時脈訊號的切換選取操作，因此亦不會發生習知技術所遇到之短暫突起錯誤訊號的問題。此外，對頻率合成器104的設計而言，其具有升頻及降頻的頻率轉換處理功能，且因為分成兩路傳送路徑來分別選取並送出不同的時脈訊號，所以，當後續傳送的路徑所應送出的振盪頻率不同於頻率合成器104之輸入端所接收之訊號的振盪頻率時，頻率合成器104才進行頻率轉換處理(升頻或降頻)，例如，輸出電路106的第一輸出端112A係用以輸出頻率為27百萬赫茲的時脈訊號，當振盪器102所產生之第一時脈訊號CLK1的振盪頻率為26百萬赫茲而不同於27百萬赫茲時，頻率合成器104係用以將第一時脈訊號CLK1進行升頻來產生具有27百萬赫茲的第二時脈訊號CLK2，並輸出該第二時脈訊號CLK2至輸出電路106中耦接於第一輸出端112A的第一多工器114A，另外，輸出電路106的第二輸出端112B係用以輸出頻率為26百萬赫茲的時脈訊號，當振盪器102所產生之第一時脈訊號CLK1的振盪頻率為27百萬赫茲而不同於26百萬赫茲時，頻率合成器104係用以將第一時脈訊號CLK1進行降頻來產生具有26百萬赫茲的第二時脈訊號CLK2，並輸出該第二時脈訊號CLK2至輸出電路106中耦接於第二輸出端112B的第二多工器114B。在其他實施例中，當頻率合成器104自振盪器102所接收之第一時脈訊號CLK1的頻率相同於後續傳送路徑上所設計傳送的振盪頻率時，頻率合成器104亦可被設計為不由其旁路電路將該第一時脈訊號CLK1送往輸出電路106，這是因為頻率合成器104的功用主要在於進行頻率轉換處理，若輸出電路106中的某一訊號傳送路徑上所設計傳送的振盪頻率相同於振盪器102所產生的振盪頻率，則輸出電路106係直接選取振盪器102所產生的時脈訊號即可，而不需考慮是否選取頻率合成器104所送來的訊號。
此外，26百萬赫茲或27百萬赫茲等振盪頻率的數值係僅用以方便解說本實施例的詳細操作，而並非是本發明的限制，於其他實施例中，亦可採用不同數值的振盪頻率來取代26百萬赫茲或27百萬赫茲，此一設計變化亦落入本發明的範疇。
如第1圖所示，輸出電路106的第一輸出端112A係透過一外部電壓轉換電路205而電性連接至一外部的晶片系統210。外部電壓轉換電路205或外部晶片系統210皆可分別產生不同的設定訊號，以對頻率合成器104進行不同的效能調整，設定訊號選取電路110即用以依據外部連接墊108上所設定之振盪頻率控制設定的電壓訊號之邏輯準位，來選取相對應的設定訊號，並輸出所選定的設定訊號至頻率合成器104。實作上，設定訊號選取電路110包含了一第三多工器114C，第三多工器114C係用以依據外部連接墊108上之振盪頻率控制設定，選擇性地輸出一第一設定訊號S1與一第二設定訊號S2的其中之一至頻率合成器104，以調整頻率合成器104的效能，第一設定訊號S1係由外部晶片系統210中的時脈產生器212所產生，而第二設定訊號S2係由外部電壓轉換電路205所產生。請再次參照第2A圖與第2B圖，當外部連接墊108上所設定之振盪頻率控制設定的電壓訊號之邏輯準位係為低邏輯準位‘0’時，第三多工器114C係選取第一設定訊號S1作為輸出，並傳送第一設定訊號S1至頻率合成器104，以進行相關的效能控制，而當外部連接墊108上所設定之振盪頻率控制設定的電壓訊號之邏輯準位係為高邏輯準位‘1’時，第三多工器114C係選取第二設定訊號S2作為輸出，並傳送第二設定訊號S2至頻率合成器104，以進行不同的效能控制。藉由外部連接墊108的硬體設計，時脈訊號產生裝置100不需依靠軟體執行即能夠達到正確地輸出相對應頻率的時脈訊號，並可支援多種頻率來源(例如振盪器可以是26百萬赫茲或27百萬赫茲等多種不同的振盪頻率源)，因此，可提高電路效能。
此外，在本實施例中，頻率合成器104係使用低抖動鎖相迴路(Low-jitter PLL(Phase Locked Loop))來實現，以產生高精確度的第二時脈訊號CLK2，然而此並非本發明的限制，在其他實施例中，亦可採用其他鎖相迴路來實現頻率合成器104。另外，如第1圖所示，頻率合成器104包含有一可控制振盪電路116，當時脈訊號產生裝置100啟動後，需要重置可控制振盪電路116，實作上，當振盪器102可穩定輸出第一時脈訊號CLK1以及工作電壓(包括正常工作電壓及低壓降(Low Dropout,LDO)工作電壓之至少其中之一)穩定時，頻率合成器104會接收到一重置訊號，該重置訊號係用以重置頻率合成器104中的可控制振盪電路116，並且表示外部條件已經滿足，頻率合成器104可以開始頻率校正。
請參閱第3圖，第3圖是時脈訊號產生裝置100接收到重置訊號以進行頻率合成器104之頻率校正的示意圖。如第3圖所示，以訊號V33、V12、XTAL來表示3.3伏的正常工作電壓、1.2伏的低壓降工作電壓是否穩定以及振盪器102是否穩定輸出第一時脈訊號CLK1，當訊號V33、V12與XTAL分別由低電壓準位轉換至高電壓準位，表示3.3伏的正常工作電壓以及1.2伏的低壓降工作電壓係已穩定，且振盪器102目前可穩定輸出第一時脈訊號CLK1，此時，頻率合成器104自外部電路接收到一重置訊號，以訊號RSTI來表示是否接收到該重置訊號，當收到該重置訊號時，訊號RSTI係由高電壓準位切換至低電壓準位，而在訊號RSTI係由高電壓準位切換至低電壓準位之時，頻率合成器104係先等候一段預定時間(例如100微秒(microsecond))，之後開始進行頻率校正，當開始進行頻率校正時，訊號AUTOK係由低電壓準位切換至高電壓準位，另外，訊號RSTI_f則用以表示是否完成頻率校正以及後續的外部電壓轉換電路205是否已準備接收頻率合成器104所輸出的訊號，當完成頻率校正時，訊號RSTI_f係由高電壓準位切換至低電壓準位，而在一段預定時間後，訊號AUTOK也由高電壓準位切換至低電壓準位，以表示結束頻率校正。需注意的是，頻率合成器104先等候一段預定時間係先達到穩定鎖頻，之後開始頻率校正以便達到較精確的校正結果，此外，頻率校正的操作係為可選的(Optional)而並非是必然的，例如當頻率合成器104的實作並非以低抖動鎖相迴路來實現時，亦可不需要進行頻率校正。
另外，如第1圖所示，時脈訊號產生裝置100另包含有一儲存單元118，儲存單元118係以一正反器來實現並用以儲存上述頻率合成器104之頻率校正的調校結果值，當頻率合成器104進行一次頻率校正後，可將該次頻率校正的調校結果值儲存於儲存單元118中，而由於調校結果值已記錄於儲存單元118中，所以下次頻率合成器104重新啟動時，可直接參考儲存單元118中記錄的調校結果值，而不需要再次進行頻率校正，如此可避免每次重新啟動時需重新進行頻率校正的不便與耗時。在第1圖所示之實施例中，儲存單元118係設置於時脈訊號產生裝置100中頻率合成器104的外部，然而，此非本發明的限制，儲存單元118在另一實施例中，亦可設置於頻率合成器104內部，而此電路設計上的設置變型亦屬於本發明的範疇。
請參閱第4圖，第4圖是第1圖所示之頻率合成器104的頻率校正操作示意圖。倘若大體上可達到相同的結果，並不需要一定照第4圖所示之流程中的步驟順序來進行，且第4圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中；頻率校正的步驟描述於下：
步驟402：開始；
步驟404：工作電壓是否穩定且振盪器102是否穩定輸出時脈訊號？若是，進行步驟406，反之，繼續進行步驟404的檢查；
步驟406：頻率合成器104收到重置訊號；
步驟408：頻率合成器104等候一段預定時間後開始頻率校正；
步驟410：是否完成頻率校正？若是，進行步驟412，反之，繼續進行步驟410的檢查；
步驟412：將頻率校正的調校結果值記錄於儲存單元118中；以及
步驟414：結束。
此外，在其他實施例中，亦可採用兩個獨立的頻率合成器來分別產生不同的時脈訊號。請參照第5圖，第5圖為本發明第二實施例之時脈訊號產生裝置500的示意圖。時脈訊號產生裝置500包含有振盪器502、第一頻率產生電路(在本實施例中係為頻率合成器504A)、第二頻率產生電路(在本實施例中係為頻率合成器504B)、輸出電路106、外部連接墊108、設定訊號選取電路110以及儲存單元118，其中振盪器502係用以提供時脈訊號CLK，時脈訊號CLK具有一第三振盪頻率且不同於第一、第二振盪頻率，頻率合成器504A係用以產生前述的第一時脈訊號CLK1至輸出電路106中的多工器114A與114B，而頻率合成器504B則用以產生前述的第二時脈訊號CLK2至輸出電路106中的多工器114A與114B，此外，輸出電路106、外部連接墊108、設定訊號選取電路110以及儲存單元118的相關操作則如同前述第一實施例中所述，為了簡化篇幅，在此不再贅述。
此外，請參照第6圖，第6圖是本發明第三實施例之時脈訊號產生裝置600的示意圖。時脈訊號產生裝置600包含有一第一頻率產生電路(在本實施例中係為振盪器602)、一第二頻率產生電路(在本實施例中係為頻率合成器604)、輸出電路606、外部連接墊108(硬體設計)、設定訊號選取電路110及儲存單元118，其中輸出電路606包含有一輸出端612及一多工器614，設定訊號選取電路110則包含有一多工器116。在本實施例中，在時脈訊號產生裝置600出廠或晶片封裝之前，使用者可適當地更動外部連接墊108上之振盪頻率控制設定來得到不同的邏輯準位，以使輸出電路606參考不同的邏輯準位在不同條件下，控制多工器114所應選擇的時脈訊號(振盪器602所產生之第一時脈訊號CLK1或頻率合成器604所產生之第二時脈訊號CLK2)，以選擇適當的時脈訊號由輸出端112輸出；而在時脈訊號產生裝置600出廠或其相關積體電路經過晶片封裝之後，上述之振盪頻率控制設定所相對應的邏輯準位已經設定，此時輸出電路606係依據所設定好之振盪頻率控制設定，僅輸出第一時脈訊號CLK1與第二時脈訊號CLK2的其中之一訊號作為透過輸出端112所輸出的輸出訊號；換言之，當振盪頻率控制設定所相對應的邏輯準位已經設定時，輸出電路606可單純被視為具有訊號輸出功能的電路。請注意，振盪器602、頻率合成器604、外部連接墊108、設定訊號選取電路110以及儲存單元118的操作與功能係相似或相同於前述實施例中具有相同名稱之元件的操作與功能，為簡化說明書篇幅，在此不再贅述。藉由外部連接墊108的硬體設計，時脈訊號產生裝置600不需依靠軟體執行即能夠達到正確地輸出相對應頻率的時脈訊號，並可支援多種頻率來源(例如振盪器可以是26百萬赫茲或27百萬赫茲等多種不同的振盪頻率源)，因此，可提高電路效能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、500、600．．．時脈訊號產生裝置
102、502、602．．．振盪器
104、504A、504B、604．．．頻率合成器
106、606．．．輸出電路
108．．．外部連接墊
110．．．設定訊號選取電路
112A、112B、612．．．輸出電路的輸出端
114A．．．第一多工器
114B．．．第二多工器
116．．．第三多工器
118．．．儲存單元
205．．．外部電壓轉換電路
210．．．外部晶片系統
212．．．時脈產生器
614．．．多工器
第1圖為本發明第一實施例之時脈訊號產生裝置的示意圖。
第2A圖與第2B圖分別為當第1圖所示之振盪器產生不同時脈訊號時外部連接墊上設定不同振盪頻率控制設定以適當控制第一多工器與第二多工器之操作的運作示意圖。
第3圖為第1圖所示之時脈訊號產生裝置接收重置訊號以進行頻率合成器之頻率校正的示意圖。
第4圖為第1圖所示之頻率合成器之頻率校正的操作示意圖。
第5圖為本發明第二實施例之時脈訊號產生裝置的示意圖。
第6圖為本發明第三實施例之時脈訊號產生裝置的示意圖。
100．．．時脈訊號產生裝置
102．．．振盪器
104．．．頻率合成器
106．．．輸出電路
108．．．外部連接墊
110．．．設定訊號選取電路
112A、112B．．．輸出電路的輸出端
114A．．．第一多工器
114B．．．第二多工器
116．．．第三多工器
118．．．儲存單元
205．．．外部電壓轉換電路
210．．．外部晶片系統
212．．．時脈產生器

权利要求:
Claims (22)
[1] 一種時脈訊號產生裝置，其包含有：一第一頻率產生電路，用以產生具有一第一振盪頻率之一第一時脈訊號；一第二頻率產生電路，用以產生具有一第二振盪頻率之一第二時脈訊號；以及一輸出電路，耦接至該第一頻率產生電路及該第二頻率產生電路，接收該第一時脈訊號與該第二時脈訊號，該輸出電路具有一第一輸出端與一第二輸出端，該輸出電路係依據同一振盪頻率控制設定，輸出該第一時脈訊號與該第二時脈訊號的其中之一訊號作為透過該第一輸出端所輸出之一輸出訊號，以及輸出該第一時脈訊號與該第二時脈訊號中的另一訊號作為透過該第二輸出端所輸出之一輸出訊號。
[2] 如申請專利範圍第1項所述之時脈訊號產生裝置，其中該第一頻率產生電路係一振盪器，而該第二頻率產生電路係一頻率合成器，以及該頻率合成器係耦接至該振盪器並接收該第一時脈訊號以依據該第一時脈訊號來產生該第二時脈訊號。
[3] 如申請專利範圍第1項所述之時脈訊號產生裝置，其另包含有：一振盪器，用以提供一時脈訊號；其中該第一、第二頻率產生電路係分別為第一、第二頻率合成器，並依據該振盪器所提供之該時脈訊號，分別產生該第一、第二時脈訊號。
[4] 如申請專利範圍第1項所述之時脈訊號產生裝置，另包含有：一外部連接墊，用以提供該振盪頻率控制設定至該輸出電路。
[5] 如申請專利範圍第1項所述之時脈訊號產生裝置，其中該輸出電路包含有：一第一多工器，耦接至該第一頻率產生電路及該第二頻率產生電路，用以依據該振盪頻率控制設定，選擇性地輸出該第一時脈訊號與該第二時脈訊號的其中之一作為該第一輸出端之該輸出訊號；以及一第二多工器，耦接至該第一頻率產生電路及該第二頻率產生電路，用以依據該振盪頻率控制設定，選擇性地輸出該第一時脈訊號與該第二時脈訊號的其中另一作為該第二輸出端之該輸出訊號。
[6] 如申請專利範圍第1項所述之時脈訊號產生裝置，另包含：一設定訊號選取電路，耦接至該第二頻率產生電路，用以根據該振盪頻率控制設定，選取一第一設定訊號與一第二設定訊號中的其中之一，並將所選取之設定訊號輸入至該第二頻率產生電路，以調整該第二頻率產生電路。
[7] 如申請專利範圍第6項所述之時脈訊號產生裝置，其中該設定訊號選取電路包含有一多工器，該多工器係用以依據該振盪頻率控制設定，選擇性地輸出該第一設定訊號與該第二設定訊號的其中之一至該第二頻率產生電路，以調整該第二頻率產生電路，其中該第一設定訊號係由一外部晶片系統中的一時脈產生器所產生，而該第二設定訊號係由一外部電壓轉換電路所產生。
[8] 如申請專利範圍第1項所述之時脈訊號產生裝置，其中該第二頻率產生電路係一頻率合成器並包含有一可控制振盪電路，當該可控制振盪電路穩定輸出該第一時脈訊號以及一工作電壓亦穩定時，該頻率合成器係接收一重置訊號，該重置訊號係用以重置該頻率合成器中之該可控制振盪電路。
[9] 如申請專利範圍第1項所述之時脈訊號產生裝置，其中該第二頻率產生電路係於頻率鎖定後並等待一特定時間時進行頻率校正，以調校頻率抖動。
[10] 如申請專利範圍第9項所述之時脈訊號產生裝置，其中該時脈訊號產生裝置另包含有一正反器，該正反器係用以儲存頻率校正之一調校結果值。
[11] 一種使用於一時脈訊號產生裝置之方法，其包含有：產生具有一第一振盪頻率之一第一時脈訊號；產生具有一第二振盪頻率之一第二時脈訊號；以及提供具有一第一輸出端與一第二輸出端之一輸出電路，並使用該輸出電路來接收該第一時脈訊號與該第二時脈訊號，以及依據同一振盪頻率控制設定，輸出該第一時脈訊號與該第二時脈訊號的其中之一訊號作為透過該第一輸出端所輸出之一輸出訊號，並輸出該第一時脈訊號與該第二時脈訊號中的其中另一訊號作為透過該第二輸出端所輸出之一輸出訊號。
[12] 如申請專利範圍第11項所述之方法，其中產生具有該第一振盪頻率之該第一時脈訊號的步驟包含有：使用一振盪器來產生該該第一時脈訊號；以及產生具有該第二振盪頻率之該第二時脈訊號的步驟包含有：接收該第一時脈訊號，並藉由一頻率合成操作以依據該第一時脈訊號來產生該第二時脈訊號。
[13] 如申請專利範圍第11項所述之方法，其另包含有：使用一振盪電路來提供一時脈訊號；以及產生具有該第一振盪頻率之該第一時脈訊號的步驟包含有：接收該振盪電路所提供之該時脈訊號，並藉由一頻率合成操作以依據該時脈訊號來產生該第一時脈訊號；以及產生具有該第二振盪頻率之該第二時脈訊號的步驟包含有：接收該振盪電路所提供之該時脈訊號，並藉由另一頻率合成操作以依據該時脈訊號來產生該第二時脈訊號。
[14] 如申請專利範圍第11項所述之方法，另包含有：提供一外部連接墊，並使用該外部連接墊來提供該振盪頻率控制設定。
[15] 如申請專利範圍第11項所述之方法，其中輸出該第一時脈訊號與該第二時脈訊號的其中之一訊號作為透過該第一輸出端所輸出之一輸出訊號的步驟包含有：依據該振盪頻率控制設定，選擇性地輸出該第一時脈訊號與該第二時脈訊號的其中之一作為該第一輸出端之該輸出訊號；以及輸出該第一時脈訊號與該第二時脈訊號中的其中另一訊號作為透過該第二輸出端所輸出之一輸出訊號的步驟包含有：依據該振盪頻率控制設定，選擇性地輸出該第一時脈訊號與該第二時脈訊號的其中另一作為該第二輸出端之該輸出訊號。
[16] 如申請專利範圍第11項所述之方法，另包含：根據該振盪頻率控制設定，選取一第一設定訊號與一第二設定訊號中的其中之一，並利用所選取之一設定訊號調校該頻率合成。
[17] 如申請專利範圍第16項所述之方法，其中該第一設定訊號係由一外部晶片系統中的一時脈產生器所產生，而該第二設定訊號係由一外部電壓轉換電路所產生。
[18] 如申請專利範圍第11項所述之方法，其中產生具有該第二振盪頻率之該第二時脈訊號的步驟包含有：藉由一頻率合成操作來產生該第二時脈訊號，其中該頻率合成操作包含一可控制振盪操作；以及該方法另包含有：當該可控制振盪操作穩定地產生該第一時脈訊號及一工作電壓亦穩定時，輸入一重置訊號至該頻率合成操作，其中該重置訊號係用以重置該可控制振盪操作。
[19] 如申請專利範圍第11項所述之方法，其另包含有：於頻率鎖定後並等待一特定時間時，搭配產生具有該第二振盪頻率之該第二時脈訊號的步驟進行頻率校正，以調校頻率抖動。
[20] 如申請專利範圍第19項所述之方法，其另包含有：提供一正反器，並使用該正反器以用以儲存頻率校正之一調校結果值。
[21] 一種時脈訊號產生裝置，其包含有：一第一頻率產生電路，用以產生具有一第一振盪頻率之一第一時脈訊號；一第二頻率產生電路，用以產生具有一第二振盪頻率之一第二時脈訊號；一輸出電路，耦接至該第一頻率產生電路及該第二頻率產生電路，接收該第一時脈訊號與該第二時脈訊號；以及一外部連接墊，耦接至該輸出電路，用以提供一振盪頻率控制設定至該輸出電路；其中該輸出電路係依據該振盪頻率控制設定，輸出該第一時脈訊號與該第二時脈訊號的至少其中之一訊號。
[22] 一種使用於一時脈訊號產生裝置之方法，其包含有：產生具有一第一振盪頻率之一第一時脈訊號；產生具有一第二振盪頻率之一第二時脈訊號；提供一輸出電路以接收該第一時脈訊號與該第二時脈訊號；使用一外部連接墊來提供一振盪頻率控制設定至該輸出電路；以及依據該振盪頻率控制設定，經由該輸出電路來輸出該第一時脈訊號與該第二時脈訊號的其中之一訊號作為一輸出時脈訊號。

类似技术:

公开号 | 公开日 | 专利标题

TWI482423B|2015-04-21|時脈訊號產生裝置以及使用於時脈訊號產生裝置的方法

US8558600B2|2013-10-15|Clock signal generation circuit

US8049569B1|2011-11-01|Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes

KR20100009054A|2010-01-27|레벨 쉬프터를 포함하는 ｖｃｏ 회로 및 이를 구비하는반도체 장치

TWI499199B|2015-09-01|自動校正振盪訊號的方法及其裝置

US9571071B2|2017-02-14|Frequency synthesizer circuit

JP2008217947A|2008-09-18|半導体記憶装置

US8242849B1|2012-08-14|Compensation for crystal offset in PLL-based crystal oscillators

US10686458B1|2020-06-16|Method and apparatus for improving frequency source frequency accuracy and frequency stability

US9716507B1|2017-07-25|DLL calibration method for fast frequency change without re-locking

US11038497B2|2021-06-15|Semiconductor device including clock generation circuit

JP2007127460A|2007-05-24|半導体集積回路

US9897975B2|2018-02-20|Calibration method and apparatus for high TDC resolution

JP6312197B2|2018-04-18|クロック生成回路

TW201238255A|2012-09-16|Transceiver, voltage control oscillator thereof and control method thereof

JP2012032275A|2012-02-16|電波時計用受信回路

TWI638517B|2018-10-11|用於產生時脈之電子電路及其方法

JP2018085591A|2018-05-31|原子発振器、原子発振器の周波数調整方法、および出力周波数調整システム

TW201503601A|2015-01-16|能校正自身頻率的晶片上振盪方法以及能校正自身頻率的晶片上振盪裝置

US9634671B2|2017-04-25|Device for generating a clock signal by frequency multiplication

TWI613890B|2018-02-01|數位控制振盪器的頻率校正方法及其頻率校正裝置

CN108063618B|2021-09-28|一种vco自动校准电路和方法

EP2589152B1|2019-05-08|Integrated circuit device and method for generating a tuning signal for calibrating a voltage controlled oscillator

KR100651510B1|2006-11-29|동적 클럭 전환 장치 및 그 방법

JP2009068949A|2009-04-02|半導体試験装置

同族专利:

公开号 | 公开日

CN102868398A|2013-01-09|

CN102868398B|2014-12-17|

TWI482423B|2015-04-21|

US20130099843A1|2013-04-25|

US8890596B2|2014-11-18|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US9354691B2|2013-06-07|2016-05-31|Accton Technology Corporation|Monitoring plurality of parameters on a network device and adjusting clock supplied thereto|JP2954773B2|1992-01-17|1999-09-27|株式会社日立製作所|システムクロックの位相制御方式|

US5373245A|1993-07-12|1994-12-13|The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration|Capaciflector camera|

US6600345B1|2001-11-15|2003-07-29|Analog Devices, Inc.|Glitch free clock select switch|

US7609095B2|2004-05-18|2009-10-27|Broadcom Corporation|System and method for maintaining device operation during clock signal adjustments|

WO2006053202A1|2004-11-12|2006-05-18|U-Nav Microelectronics Corporation|Glitchless clock multiplexer controlled by an asynchronous select signal|

US7911239B2|2006-06-14|2011-03-22|Qualcomm Incorporated|Glitch-free clock signal multiplexer circuit and method of operation|

CN101557228A|2008-04-10|2009-10-14|联咏科技股份有限公司|锁相环系统与锁相环的锁相方法|

US8354870B2|2010-06-07|2013-01-15|Lsi Corporation|Switching clock sources|CN104682987B|2013-11-27|2017-03-15|展讯通信（上海）有限公司|射频芯片及移动终端|

US10069485B2|2017-02-02|2018-09-04|Ixys, Llc|High-speed MOSFET and IGBT gate driver|

CN111541451B|2020-06-23|2021-10-29|深圳比特微电子科技有限公司|用于对时钟信号进行升频的方法和时钟电路|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

CN201110186924.1A|CN102868398B|2011-07-05|2011-07-05|时钟信号产生装置以及使用于时钟信号产生装置的方法|

[返回顶部]